TTE时间同步协议关键算法研究和仿真分析

针对一种用于安全关键领域的实时网络协议——时间触发以太网(time triggered ethernet,TTE),分析研究TTE的时钟同步协议,对时钟同步流程以及协议涉及到时序保持算法、集中算法、时钟同步算法进行研究和分析。建立网络交换机和节点机的模型,构建时间触发网络通信仿真平台,对时间触发以太网时钟同步协议进行仿真分析,验证了该时间同步算法能完成时间同步,并且精度保证在95 ns以内。     

基于PTP的无线分布式测试系统时钟同步研究

时钟(PTP)的发布使得分布式测试系统时钟同步精度大大提高,让各个传感器、执行器以及其它终端设备能够共享同一时钟基准,并能够精确保证不同终端的时钟同步质量。该文提出了无线分布式测试系统的网络拓扑结构,阐述了PTP时钟同步的过程,分析了PTP时钟同步调节算法的改进。通过MATLAB仿真给出了无线分布式测试系统典型网络拓扑下的PTP时钟同步的精度性能,引入偏移估计和斜率补偿,进一步提高了时钟同步的精度。     

基于EtherCAT分布时钟的伺服控制系统研究

为解决运动控制领域多轴伺服系统同步问题,提出了基于EtherCAT分布时钟的控制策略。研究了EtherCAT分布时钟同步机制及实现过程,分析了从站在SM模式和DC模式下的中断信号误差,在DC模式下获得误差小于10 ns的高精度同步信号。搭建了基于LAN9252 和ARM的具有同步功能的伺服控制平台;利用EtherCAT从站在DC模式下产生的的同步信号对位置环、速度环和电流PWM环的定时器进行同步,实现了伺服系统的同步算法架构。在一个二轴的系统上进行了实验,实验结果表明系统具有较好的可靠性和实时性,能够实现从站间的精确同步。     

电平异步时序电路的本质险象

时序逻辑电路中的竞争冒险是电路设计中必须考虑到的重要方面。在介绍了电平异步时序逻辑电路的模型 ,电平异步时序电路的竞争冒险的特有的本质险象后 ,提出了电平异步时序电路的本质险象的分析判断方法和解决方案。     

测试图形生成的遗传算法研究

提出了一种用于组合电路测试图形生成的遗传算法。该算法把被测电路的测试生成问题转化为计算一种约束函数的最优解，可充分利用电路的结构信息。为故障节点生成测试时易于操作，且无需经过故障模拟，就可保证对所有可测的单固定型故障及多故障有较高的故障覆盖率。     

基于KSC-1000TG的面阵CCD相机时序驱动系统设计

CCD相机驱动系统是CCD相机的重要组成部分,它主要由时序驱动系统和电源驱动系统组成。本文主要介绍CCD专用时序驱动芯片KSC-1000TG的主要特点与性能参数,设计了一种基于KSC-1000TG的CCD时序驱动系统,并且对该系统进行了硬件电路设计和软件仿真,并在实际电路中对该系统进行了测试。测试结果表明,该设计方案的CCD驱动时钟频率达到22.9MHz,数据输出率达0.9帧/s,完全满足CCD的驱动需求。     

基于非复制系统强化实现混沌同步的研究

研究了基于非复制系统强化实现混沌同步的方法。通过选取非复制系统中合适的控制参数,可以实现混沌系统的同步。并且当复制系统不能同步时,用非复制响应系统同样可以实现混沌同步,或者加速实现混沌系统的同步化。通过对Chua混沌电路和混沌的Lorenz系统的同步设计和数值仿真,验证了其有效性。     

基于AS1773协议的突发同步设计

采用时分多址协议的光网络中, 突发同步是一项关键技术, 一般采用基于多相时钟的关键字检测法。基于对异步传输模式棗无源光网络的研究,提出了对AS1773协议的突发同步设计。采用了高速现场可编程门阵列的方式实现20 Mbps突发同步器,简化了电路的设计,相对于传统的专用集成电路设计方案设计方案,具有开发成本低、开发周期短的优点。     

Java同步线程模型分析与改进

目前普遍采用急救包(Band-Aid)类库的方式解决Java线程模型存在的同步问题,但类库中的代码很难或无法实现优化。该文针对Java同步线程模型的缺陷,扩展synchronised关键字语法,使它支持多个参数和能接受一个超时说明;重新定义wait()使它返回一个boolean变量来解决超时检测问题;通过扩展语法方法解决了同步问题,以确保使用Java线程所开发的程序的稳定、可靠和可优化。     

测试产生的神经网络方法及若干问题研究

介绍了在微机上开发的一种基于神经网络的测试生成系统结构，详细讨论了系统中各模块的实现方案。从提高效率的角度，对电路测试生成中神经网络这一方法的发展及今后须解决的问题做了讨论     

电路测试生成的一种并行处理方法

基于消息传递的多指令流多数据流（ＭＩＭＤ）多机并行系统，提出一种组合电路测试图形生成的新的并行处理方法。该方法首先定义基本门电路的特征函数，通过特征函数的迭加，得到与被测电路对应的一约束网络的特征函数ＣＡＴＰＧ，用遗传算法计算ＣＡＴＰＧ的零点获得故障的测试。结果表明在电路的描述及操作、数据传送、算法实现等方面较其他方法有明显优势     

MDS图--时序电路分析和设计的一种有效方法

通用教材<数字电子技术>中介绍的传统的时序电路设计方法──状态表及状态图法过于简单,很难满足较复杂电路的设计要求.介绍一种新的方法──MDS图法,该方法具有作图简单、直接与硬件对应的特点,并可由较容易理解的逻辑流程图通过一定的转换方法得到.该方法已在部分学生的课程设计中加以应用,并取得良好效果.     

同步脉宽调制式高分辨力ADC研究

同步V/F转换器由于其输出频率的相位调制特性,以及输出频率上限的限制,影响了其分辨力的进一步提高。采用电荷平衡与双斜式原理相结合的同步V/F转换技术,可提高其分辨力。该文提出一种基于双比较器定电压的同步脉宽调制新技术,在定电压积分的基础上,通过较高的同步时钟脉冲自动“微调”积分时间,实现了一个周期内电荷的充分平衡。通过多周期测量,实现了各周期内电荷动态平衡调节效果。经实验验证和测试表明,分辨力达5位,最小二乘法拟合线性度优于0.005%。     

同步变换模式及其外特性

介绍了由交流到直流的同步变换器的几种工作模式。同步变换器由直流成分生成单元和直流功率提取单元两部分组成。其基本工作模式有：５０Ｈｚ单峰波、１００Ｈｚ单峰波和５０Ｈｚ双峰波等。文中对各种工作模式的实现电路和外部性能作了研究和对比，并给出了证实的实验结果     

毫米波系统中的集成电路

讨论了毫米波精导武器和信道化接收机中的集成电路。低成本和批量生产能力是对这类系统ＲＦ 硬件提出的主要要求。可以采用两种方式,即混合集成和单片集成来实现这些硬件。说明为了获得最好的性能价格比,将混合集成和单片集成技术综合使用是一种值得推荐的模式     

临界二元村临界输入的一种启发式排序方法

临界二元树ＣＢＴ（ｃｒｉｔｉｃａｌＢｉｎａｒｙＴｒｅｅ）作为描述电路功能的一种方法，可以用于呆滞型故障模型的电路功能级测试生成。其基于知识的树结构特别适用于专家系统环境［１］。然而ＣＢＴ的大小取决于临界输入的识别，好的临界输入排序可以大大缩小ＣＢＴ规模。文中提出了一种临界输入的启发式识别方法，以求获得较小的ＣＢＴ，加速测试生成过程。     

实现蔡氏电路族的两种新的规范电路

本文介绍了两种新的规范电路。导出了计算这两种规范电路参数的显式公式,还推广了两位学者的有关定理,使之也适用于新的规范电路。本文设计的规范电路表明,实现蔡氏电路族的规范电路不是唯一的。而其中改造的蔡氏电路也许是最好的一种。     

基于神经回路的心态和谐就业通用胜任力开发模型构建

以就业通用胜任力5个要素为基础,运用神经回路理论分析了就业通用胜任力5个要素的神经机理作用以及开发的理论依据,设计了基于神经回路的心态和谐就业通用胜任力开发模型,提出结合价值或认知重评工具,通过训练五个要素能力达到开发神经回路,促进心智改善的目的.