一种新型的跳频频率合成器

在传统的锁相式频率综合器中提高跳频速率受到捕获和频率牵引过程的限制。文中提出了一种新的锁相式频率综合器的结构，这种结构通过锁相环路提供预置电压。分析结果表明环路增益、开环、闭环和误差传递函数与分频比Ｎ无关，环路自然频率、阻尼系数和ＶＣＯ瞬时相位也与Ｎ无关，且实验结果表明这种方案中跳频时间与跳频步长无关，其跳频时间比现有方法改善一个数量级。因而文中所方案可实现快速跳频。     

用于FH－SS的一种新颖SAW频率合成器

根据声表面波（ＳＡＷ）多模振荡器注入选模原理设计了一种用于跳频扩谱通信系统（ＦＨ－ＳＳ）的新型频率合成器，并首次以新的观点阐述了它的工作原理和工作过程。所设计的跳频频率合成器具有跳变速度快、稳定度高、结构简单紧凑、可编程能力强、体积小、重量轻、耗电少等特点，适用于各种要求高质量频率源的场合，如战术跳频电台、测量用信号源以及各种民用移动跳频电台等。     

Ka波段全相参雷达收发射频前端系统组件研制

提出了一种Ka波段全相参雷达收发前端电路的设计方法,该设计方法综合考虑了收发变频本振(频综)和收发射频前端电路的特点和设计要求,对上/下变频的频率分配进行优化规划,充分利用了直接数字频率合成(DDS)、锁相环(PLL)和FPGA等的优点,从而既降低本振的实现难度,又可在频谱纯度(相噪和杂散水平)与变频时间等关键技术指标上得到了较高的综合表现。基于此,研制实现了一款性能优良的Ka波段全相参雷达收发前端系统组件,该组件已成功地应用在某Ka波段全相参雷达系统中。实测结果表明:当S/C波段的PLL本振源最小步进15MHz、带宽480MHz时,发射端杂散电平小于-65dBc,接收端杂散小于-70dBc,相噪水平优于-94dBc/Hz@1kHz,系统最大变频(频差480MHz)时间小于15μs。     

直接数字频率合成器中的相位噪声分析

相位噪声和杂散性能是制约直接数字频率合成器（ＤＤＳ）用于高稳定频率源的关键指标。文中给出了一种全新思维,定量分析了ＤＤＳ中由相位截断引起的杂散谱及由相位截断、ＲＯＭ存储器有限字长和ＤＡＣ性能对其相位噪声性能的影响。     

基于FPGA数字PLL谐振频率的跟踪研究

针对谐振频率漂移造成无线电能传输系统(MCR-WPT)传输效率低下的问题,提出一种自适应全数字锁相环的频率跟踪控制方法。采用FPGA实现的数字锁相环(PLL)跟踪发射线圈电流电压相位信号,确保发射线圈处于谐振工作状态。设计了数字锁相环的鉴相器模块、2阶环路滤波器模块以及数控振荡器模块。利用ModelSim对数字锁相环的跟踪性能进行仿真测试,得出环路增益、环路带宽对跟踪性能的影响。研制了数字PLL控制的小功率MCR-WPT系统。实验结果表明:在增益为35 Hz、初始频差小于50 Hz的情况下,电流电压信号稳态相差为零,该方法在谐振频率漂移时能完成对频率的快速跟踪,有效地提高了MCR-WPT传输效率和传输功率。     

基于TCM的差分跳频G函数设计方法

提出了一种基于网格编码调制的G函数设计方法,给出了调制编码器模型和系统模型．对在AWGN和最坏部分频带干扰下的常规跳频和差分跳频系统的性能进行了计算机仿真比较．结果表明:基于网格编码调制的G函数设计方法提高了跳频系统的性能,与网格编码调制有所不同的是G函数编码增益是通过增加频率域的冗余度获取的．     

连分式法全局预测单电台跳频码频率

在跳频电台跳频系统动力学方程未知的情形下,通过拓展多项式逼近到有理分式逼近理论,并借鉴混沌系统相空间重构思想,利用连分式法建立了跳频码频率非线性全局预测模型,用此模型重构跳频系统的动力学方程,实现对其频率特性分析,达到了预测目的。理论分析和仿真实验表明:连分式法能够有效预测一些跳频电台的频率,该方法预测精度高,并且能得到显式的预测表达式。     

频率综合器中电荷泵相位噪声参数模型

在深亚微米互补金属氧化物半导体工艺制造的频率综合器中,电荷泵产生的噪声成为输出频率信号相位噪声的重要来源.以往用于电荷泵噪声的导通比估算模型比较粗糙,已经无法满足设计低噪声频率综合器的需要,通过引入电荷泵导通时间,提出了频率综合器中电荷泵的采样噪声等效模型,能更加精确地估计电荷泵噪声对频率综合器输出相位噪声的贡献.本文提出的电荷泵噪声模型为设计频率综合器提供了仿真相位噪声更为准确的方法.     

一种差分跳频系统的频率转移函数

根据差分跳频系统的特点推导并归纳了频率转移函数的构造原则和优化目标,提出了一种有效的频率转移函数构造方法,并从理论上证明了该方法在提高系统误码率和频率随机性方面的优良性能。该方法基于多维空间变换,构造频率转移函数简单方便,而且便于跳频密钥的管理和控制。     

60MHz直接数字频率合成器

主研人员　张玉兴　何　放　彭清泉　底海英　汤炎灿直接数字频率合成器是近年来发展起来的新的频率合成技术。由于采用全数字化，具有频率分辨率高、跳频速度快，且相位连续、相位噪声低等突出优点，是新一代雷达、通信等电子产品的核心技术。该频率合成器采用了低相位噪声时钟产生技术，良好的电磁兼容设计技术，杂散抑制电路技术等，降低了系统的杂散及相位噪声。采用ＨＰ８５６３Ｅ测出相位噪声Ｌ（１ｋＨｚ）＜－１０４ｄＢｃ／Ｈｚ，ＤＤＳ输出杂散６０ＭＨｚ＜－５５ｄＢｃ。该项目是国内ＤＤＳ（直接数字频率合成器）用于雷达工程的…     

X～Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1～13.1GHz,最小步进10MHz的宽覆盖合成器全范围环路带宽基本保持在600kHz,输出信号相噪优于?83dBc/Hz@1kHz,捷变频时间小于10μs。     

超高速跳频频率合成器的设计

在对直接频率合成、锁相环频率合成和直接数字频率合成三种基本频率合成技术,以及目前常用跳频频率合成器技术方案进行简要分析和对比的基础上,提出了一种由直接数字频率合成和倍频链构成的适用于超高速跳频的频率合成器设计方案,较好地解决了在保证频率高速切换条件下达到超高速跳频频率合成器输出频谱纯度要求的技术难点,并给出了采用该方案的具体实验结果。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

小型Ka频段锁相倍频源

介绍了小型毫米波跳频频率合成器的研究方法。为了满足系统小型化要求,采用微波频段锁定后倍频到毫米波频段的锁相倍频方案,选用超小型、无任何补偿措施的普通10 MHz晶振。整个毫米波锁相源在150 cm3体积内实现。测试结果为:输出频率29～31 GHz,步进 20 MHz,相噪优于-65 dBc/Hz@10 kHz,输出功率大于10 dBm,可用于8 mm接收机作本振或发射机基准源使用。     

X波段雷达频率综合器设计与分析

讨论并介绍了一种用于动目标显示的雷达频率综合器的设计考虑。分析了相位噪声对动目标改善因子的影响。本振锁相环环路带宽的正确设计是降低相位噪声的关键。对石英晶体振荡器和压控振荡器相位嗓声的测全可以估算出环路带宽。给出了整个系统的的框图与频率综合器的相位嗓声测量结果，也给出了整个频带内的杂散指标测量结果。结果表明：相位噪声在离载波１ｋＨＺ处达—９３ｄＢｃ／Ｈｚ，带内杂散优于—５５ｄＢｃ。     

频率综合器中电荷泵相位噪声参数模型

在深亚微米互补金属氧化物半导体工艺制造的频率综合器中,电荷泵产生的噪声成为输出频率信号相位噪声的重要来源.以往用于电荷泵噪声的导通比估算模型比较粗糙,已经无法满足设计低噪声频率综合器的需要,通过引入电荷泵导通时间,提出了频率综合器中电荷泵的采样噪声等效模型,能更加精确地估计电荷泵噪声对频率综合器输出相位噪声的贡献.本文提出的电荷泵噪声模型为设计频率综合器提供了仿真相位噪声更为准确的方法.     

采用DDS+PLL技术实现S波段频率合成的一种方法

分析了现有的ＤＤＳ 与ＰＬＬ 混合电路方案实现频率合成的优缺点，提出了一种用ＤＤＳ 与ＰＬＬ 混合电路实现Ｓ 波段频率合成的新方法。给出了一个示例，并用ＣＡＤ 工具进行了仿真与优化     

高速短波跳频系统中DDS频率合成器的研究

得出了用直接数字频率合成器（ＤＤＳ）技术处理跳频频率合成器的构想。从ＤＤＳ实现短波高速跳频频率合成器的机理入手，设计出了用ＤＤＳ实现的发射机调制解调器的框图，并对其所能达到的性能指标作了分析。     

相位舍位对DDS谱分布的影响

采用严格的信号分析方法，运用离散傅里叶变换（ＤＦＴ）和傅里叶变换（ＦＴ）详细推导了理想状态和相位舍位条件下直接数字频率合成器（ＤＤＳ）的频谱分布规律。所得到的理论推算结果与目前公认的结果一致，这对实际的ＤＤＳ系统设计有着极大的参考价值