首页 | 本学科首页   官方微博 | 高级检索  
     检索      

新型流水线ADC的设计与分析
引用本文:程梦璋,景为平.新型流水线ADC的设计与分析[J].电子科技大学学报(社会科学版),2008(6).
作者姓名:程梦璋  景为平
作者单位:华侨大学信息科学与工程学院;南通大学江苏省专用集成电路重点实验室;
基金项目:江苏省“六大人才高峰”第二批项目
摘    要:设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6μm CMOS工艺下实现,转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW;SFDR为80 dB。

关 键 词:折叠式  流水线  采样/保持电路  信噪比  

Design and Analysis of a Novel Pipelined ADC
CHENG Meng-zhang , JING Wei-ping.Design and Analysis of a Novel Pipelined ADC[J].Journal of University of Electronic Science and Technology of China(Social Sciences Edition),2008(6).
Authors:CHENG Meng-zhang  JING Wei-ping
Institution:CHENG Meng-zhang1 , JING Wei-ping2 (1. College of Information Science , Engineering,Huaqiao University Quanzhou Fujian 362011,2. Jiangsu Province Key Lab. of ASIC Design,Nantong University Nantong Jiangsu 226007)
Abstract:
Keywords:folded cascode  pipeline  sample/hold circuit  signal to noise ratio  
本文献已被 CNKI 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号