双通道快速锁定延迟电路的设计 |
| |
引用本文: | 庞遵林.双通道快速锁定延迟电路的设计[J].管理科学文摘,2009(17):58-58. |
| |
作者姓名: | 庞遵林 |
| |
作者单位: | 华东电子工程研究所,安徽合肥230031 |
| |
摘 要: | 针对普通延迟单元电路在PVT变化时延迟时间变化大的现象,设计了一个基于数字延迟锁相环结构,延迟时间不受PVT影响的可编程延迟时间电路。该电路的创新点主要有采用全数字电路设计,具有通道的可扩展性,其功耗低、锁定时间短。
|
关 键 词: | PVT 数字延迟锁相环 可编程延迟通道 |
本文献已被 维普 等数据库收录! |
|