宽带数字接收机的高效FPGA设计

在FPGA中实现了一种高效的宽带数字接收机,采用坐标旋转数字计算机算法实时产生数控振荡器数据,提高了接收机设计的灵活性。二次变频的接收机结构和四倍抽取的多相滤波结构减少了接收机的运算量,降低了接收机的资源消耗。FPGA中的仿真结果证明了该方法的高效性和实用性。     

基于FPGA的高精度数据采集滤波系统设计

针对在强电磁干扰环境下闭环控制系统的数据采集问题,设计了弱信号的高精度数据采集滤波系统,并进行了相应的误差分析;讨论了常见数字滤波器的滤波原理及其基于现场可编程门阵列的设计实现,提出了自适应消除噪声的设计原理。其结果是系统具有单独运行、易编程、数字滤波等优点,在信号采集、控制中应用前景广泛。     

高效实时的抽取滤波器的FPGA实现

介绍了分布式算法实现乘积和运算的原理及工程上的实现方式,提出了适合现场可编程门阵列器件基本查找表结构的改进分布式算法,通过计算机仿真,在具体器件上实现了抽取滤波器。实验结果表明:该分布式算法结构可以充分利用现场可编程门阵列器件的资源,并且只引入固定的流水线延迟,具有很好的高效性和实时性。     

自学习通用型高精度线缆检测设备

为实现线缆检测手段的标准化、快速化、精确化和智能化,设计具备自学习功能的通用型线缆自动化检测设备。系统采用了基于场效应管的恒流源技术、基于FPGA的CAN总线通讯技术、12位高精度模数转换技术、小信号滤波放大技术等关键技术,设备具备即插即测功能,可以满足对不同型号、规格的线缆进行快速准确地检测的要求。     

高效数字信道化IFM接收机的研究

采用一种具有普遍性的推导方法得到基于DFT多相滤波器组的宽带数字信道化接收机高效结构,并且将瞬时测频技术应用于该结构中,提出了一种数字信道化瞬时测频接收机方案。计算机仿真表明:该方案提高了信道化接收机的频率分辨率,能够分辨同时落入一个信道的两个信号,而且运算复杂度低,硬件实现效率高,是能适应现代电子战中密集的信号环境的一种高效侦察接收机方案。     

WOLA滤波器组信道化接收机技术

多相DFT滤波器组是实现信道化接收机的一种高效结构,但是该结构要求信道数目与抽取倍数必须相等,限制了接收机参数设计的灵活性。该文将WOLA滤波器组引入信道化接收机,以信号的平移代替窗函数的平移,对加权、叠接、相加后的信号进行DFT变换,实现了多相DFT滤波器组的相同功能,又解除了抽取倍数与信道数目的约束关系,是多相DFT滤波器组的一种推广形式。仿真结果验证了WOLA滤波器组在实现信道化接收机时的有效性。     

基于FPGA的高速图像预处理系统设计

介绍了一种用单片FPGA实现的实时、多任务、高速图像处理系统。该系统承担着提高信噪比、压缩数据量、Stokes参数观测和仪器及观测模式控制等任务。针对一个星载系统,采用了核心逻辑片内冗余、设计了相应的冗余管理线路等可靠性设计技术,采用了放置片内测试和校验模块等可测性设计技术,使系统工作时钟达40 MHz,图像处理速率达100 Mbps。     

高速整数开方电路的流水线设计

对一个位宽为32位整数的开方硬件电路的结构进行设计,介绍了应用流水线技术设计了一个高速求平方根电路,考虑FPGA的内部结构,对采用流水线技术之后占用的硬件资源进行了分析。提出了利用流水线实现开方问题的新算法,在一个时钟周期内对32位整数进行处理,计算出相应的平方根和余数并送出,在算法上具有精度高、速度快、易实现等优点。与传统的算法相比,它完全避免了除法的迭代,从而开方速度提高了一倍左右。     

Manchester编码器的FPGA设计与实现

介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案,给出了一些重要模块的VHDL源代码。该设计方案已经用QuartusII综合通过,并适配到具体的FPGA器件APEX20KE系列,时序仿真结果与理论相吻合,时序分析表明数据传输率可达22.5 Mb/s。     

基于FPGA的梯形加减速运动控制算法

针对运动控制系统加减速控制算法实现难，占用硬件资源多的缺点，在分析梯形加减速算法原理的基础上，笔者提出了基于现场可编程门阵列（FPGA）通过查表法实现加减速控制的方案。文中给出了速度数据表的建立方法和梯形加减速控制的RTL视图，利用MATLAB对算法进行了功能仿真，搭建实验平台对算法进行验证。实验结果表明：以查表的方式进行梯形加减速控制，运行速度曲线平滑、系统实时性高、占用FPGA资源少，对于优化运动控制系统轨迹响应具有重要意义。     

基于DFT滤波器组的多信号高效数字下变频

高速采样数据的快速下变频是大监视带宽数字接收机研究中的一个难点问题,该文基于DFT滤波器组提出了一种多信号的高效数字下变频结构。该结构在完成高采样率下的宽带高效数字下变频和采样率变换的同时,还具备并行处理多信号的能力,其结构中单级乘法结构的采用不仅缩短了处理时间,还减少了所需的硬件资源,在面对参数变化的信号时,优势更加明显。计算机仿真和FPGA硬件仿真验证了该结构的可行性。     

OBS边缘节点接收调度模块的硬件实现

给出了一种用于光突发交换网络中边缘节点接收调度模块的电路实现方案。该方案以基于虚拟输出队列机制的公平、高效的交换开关仲裁算法—输入串行为核心,利用两片高速现场可编程门阵列芯片,同时进行6路千兆光突发交换网络数据的接收、交换以及以太网封装。六路数据完全独立,并且两片现场可编程门阵列芯片之间可以相互通信。     

浅析基带信号发生器的设计研究

基带信号发生器的设计与实现可以有多种方法,本文重点介绍了基带信号发生器的几种主要方法,如CDMA2000基带信号发生器的设计方法,基于FPGA的基带信号发生器的设计方法等,对其设计原理,设计方案等进行了分析.在此基础上本文提出一种自己的设计方案对基带信号发生器进行设计,并详细介绍了该设计方案的工作原理等内容.     

IP Filter包过滤防火墙在校园网上的实现

介绍了利用IP Filter包过滤功能在网络出口组成防火墙实现网络安全,并通过一个校园网作为实例,说明包过滤规则的制定和在IP Filter上的配置。     

基于专题文献的信息内容过滤系统设计

针对当前综合性信息过滤系统不能满足不同知识结构、不同查询兴趣的专业人员对特定领域的信息获取的需求,在对经典信息过滤算法进行研究分析的基础上,提出了基于专题文献的信息内容过滤系统的设计,并加以实现。本系统在专业词汇、特征提取、特征加权等方面进行了改进,最后在小范围内进行了测试。     

一种新的基于FPGA的加密技术

介绍和讨论基于FPGA的硬件技术实现分组加密算法时所采用的4种结构及其性能.同时对5种AES侯选算法的软件实现和FPGA实现的结果和性能进行比较分析.     

DFT测频的加窗插值算法与实现

分析DFT频谱中栅栏效应的形成原因,推导出DFT频谱的幅度比值校正算法,在此基础上,系统地推导不同加窗函数下的插值校正公式以提高DFT测频精度,重点探讨插值算法的工程实现方法,提出一种适于FPGA实现的基于区间搜索的频率偏差估计算法,以避免复杂的除法运算。通过对不同信噪比、不同频率偏差下的校正结果进行仿真分析,发现该算法完全满足工程实际需要。     

基于FPGA／CPLD的小型数字系统应用分析

介绍了FPGA/CPLD器件。以串行加法器的设计实例，系统地阐述了FPGA/CPLD实现数字电路的设计方法，并在MAX PLUSII环境下成功地进行了仿真和编程下载。