一种适用于ARQ系统的码率兼容IRA码

提出用不规则重复累积(IRA)码构造码率兼容码。该码由删除法和扩展法两种方法构造。扩展法由高码率IRA码为母码,以RA码为扩展子码,克服了删除法在删除率较高时性能下降的缺点。仿真结果表明,RC-IRA码在HARQ系统中的吞吐率接近码率兼容turbo码,但译码复杂度远远低于Turbo码。     

从相关性分析Turbo码交织器的设计

分析了Ｔｕｒｂｏ码编译码对交织器相关性的要求,以及交织器的设计对码距的影响,提出了以序列相关性作为设计交织器的判据和斜对角交织方案。得出了当采用斜对角交织时,由于其序列相关性为０,在较小的交织深度下,Ｔｕｒｂｏ码可取得较好的差错纠错性能,仿真实验证明了此结论。     

多维累加型交叉并联单奇偶校验码的性能分析

多维累加型交叉并联单奇偶校验(M-ACPC-SPC)码是一种新的纠错编码,该码具有较低的编、译码复杂度及较好的误比特率性能。推导了M-ACPC-SPC码的平均输入冗余重量枚举函数,由此提出了该码的误比特率性能上界及该码在高信噪比条件下误比特率的近似表达式,其近似结果与仿真值匹配良好。分析表明,随着交织长度及交织器数目的增加,M-ACPC-SPC码的错误平层逐渐降低,为M-ACPC-SPC码的设计提供了有效的参考依据。     

环F2+uF2上奇长度循环码的广义RT重量谱

受广义Hamming重量启发,并注意到RT重量是Hamming重量的一种推广,提出了环F2+uF2上线性码的广义RT重量和广义RT重量谱的概念,讨论了环F2+uF2上奇长度循环码的广义RT重量谱。由一个线性码可以唯一地决定其剩余码和挠码,反过来,由其剩余码和挠码并不一定能够重构出原来的线性码。但是当该线性码是奇长度循环码的时候,可以用它的剩余码和挠码重构出该循环码。使用这种方法,得到了环F2+uF2上奇长度循环码及其剩余码和挠码的广义RT重量谱之间的关系。     

基于EEOD码的一种有效的数据分布策略

在EVENODD码的基础上,提出一种新的基于EEOD码的数据布局分布策略。该策略只需要三个额外的存储设备保存校验信息,能容许任意三个存储设备同时故障。策略中的校验方程组用图的回路表示,可将其顶点逐步消除,把译码过程归结为图回路的叠加。讨论了基于EEOD码数据分布策略的性能,与其他策略相比,其容灾能力大幅度提高,编码和译码过程只需要简单的异或运算,但空间利用率和系统吞吐量的影响非常小。     

VSPC-LDPC串行级联码的结构与性能分析

提出了一种基于LDPC码和纵向单奇偶校验(VSPC)乘积码的级联编码方法。该方法利用LDPC码能否成功地译码的判定信息以取代常规乘积码中的横向校验,使单奇偶校验乘积码的复杂度获得较大的降低,提高了纠错能力。对新级联码的误码性能进行了理论分析。数值仿真结果表明,新编码方法的硬件实现复杂度较低,在AWGN信道和Raleigh衰落信道中其译码性能好于原LDPC码,且能有效地改善原LDPC码的误码平层问题。     

Turbo码在第三代移动通信中的译码实现研究

在分析ＴＵＲＢＯ码输入量化的基础上,结合已有的译码ＭＡＰ算法实现结构,给出了第三代移动通信建议（３ＧＰＰ）中ＴＵＲＢＯ码的译码实现电路和译码迭代电路,并提出了将ＴＵＲＢＯ码运用于多级调制的码设计和多步译码方法。并将每级ＴＵＲＢＯ码设计出不同码率,提高了低层码的纠错能力,使高层码具有较高的传输信息能力。对ＴＵＲＢＯ码在第三代移动通信中的译码也进行了分析,并讨论了延迟问题,研究了ＦＰＧＡ实现规模。该电路结构具有好的译码性能,并达到了３ＧＰＰ的译码增益要求。     

一种Ⅱ型H-ARQ差错控制方案及通过率性能分析

提出了一种Ⅱ型Ｈ－ＡＲＱ方案，其特点是采用码率可兼容凿孔卷积码（ＲＣＰＣ码）和码组合技术；推导出一套估算重复卷积码Ｖｉｔｅｒｂｉ译码性能的公式，其中考虑一种具有重传请求功能的Ｖｉｔｅｒｂｉ算法，然后近似分析系统的通过率性能。数值结果表明该方案有可能用在信噪比变化范围很宽且要求自适应传输的场合。     

Turbo码多级调制及性能分析

提出了将Turbo码运用于多级调制的码设计和多步译码方法。根据信息理论,将每级Turbo码设计出不同码率,使低层码具有较高的纠错能力,而高层码具有较高的传输信息能力,从而提高系统传输率。对Turbo码多级调制的误码性能进行了分析,得出误码率计算公式,并对Turbo码调制方案进行了仿真,证明了结论的正确性。     

多维奇偶校验乘积码性能分析

相对于Turbo码,乘积码在高码率情况下具有性能优势,且无错误平层,其应用广泛。以奇偶校验码为分量码的乘积码译码算法简单,可适应不同的数据大小要求。通过分析多维奇偶校验乘积码的码多样性,得出高信噪比下该码的性能公式;计算机仿真表明:该性能公式结果与最大似然译码算法及迭代译码算法性能相符。通过分析码率、维数、分量码码长等参数对码性能的影响,得出码率、维数相同时,码性能相近;码率相同、维数不同时,高维乘积码具有性能优势。该结果为码参数选择提供依据,可在相同的信息传输有效性下,选择性能更好的码。     

LDPC码与RS码的联合迭代译码

针对LDPC码与RS码的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:AWGN信道下这种基于Chase的RS码与LDPC码的联合迭代译码方案可以获得约0．5 dB的增益。     

LDPC编码的最优化HARQ方案研究

使用高斯近似和最优化理论的方法,对基于LDPC码度分布的混合自动重发请求(HARQ)方案的性能进行了研究。研究表明,根据LDPC编码的度分布和初始信道条件,能够确定一个编码码字中各个度数的比特所对应的最优的重发比例,如果按照该比例进行重发,重发功率的效率能够最大化。计算结果显示基于LDPC码度分布的混合自动重发请求方案具有最优的重发比例,是一种最优化方案。     

LDPC编码自适应加载MIMO-OFDM系统性能分析

介绍了LDPC校验阵的构造及编译码算法,采用了随机法构造LDPC校验阵,编码基于高斯消去直接进行译码采用无穷阶量化时的置信传播算法;讨论了OFDM自适应加载技术与多输入多输出技术,结合自适应比特功率分配算法与基于多载波调制的比特分配方案实现了该加载分配技术;给出了LDPC编码的自适应加载MIMO-OFDM系统的模型。经仿真分析得出,二元域上非规则LDPC编码的系统性能优于多元域上的,自适应加载MIMO-OFDM技术大大提高了系统传输速率,有效增强了系统抗衰落性。     

基于V码的一种数据布局研究

提出一类新的双容错编码――V阵列码,冗余数据均匀分布在每个磁盘中,能容许任意两个磁盘同时故障。并证明基于V码阵列布局是最优双容错数据布局方法,给出了恢复任意两个磁盘同时故障的快速译码算法。与其他的编码方案相比,基于V码阵列布局同时具有较高的可靠性和吞吐量、较好的I/O性能、简单的编码和解码算法,以及编译码的复杂度最低和较好的平衡特性。     

多天线OFDM系统空时频分组码的性能分析

针对多天线正交频分复用系统空时频分组码,通过分析其成对错误概率的Chernoff边界,揭示了多径时延特征影响空时频分组码性能的根本原因,给出了在快衰落信道中空时频分组码设计方法。并在ITU-R M.1225建议的车载信道模型下,利用仿真评估了空时分组码、空频分组码和空时频分组码在快衰落信道中的性能。仿真结果表明,在快衰落信道中,空频分组码性能优于空时分组码;多径时延特征是设计适合快衰落信道中具有最大分集增益空时频分组码的关键因素。     

用PLA实現m/n碼全自检检测器的通用方法

本文提出了关于m/n码码集的恰当划分概念,并在此基础上用PLA实现m/n码全自检检测器。对m/n码集恰当划分的存在性也作了讨论,并给出了任意m/n码集恰当划分的生成算法。文中给出的方法适用于任意m/n码全自检检测器的设计。