用于DVD的MPEG2实时解复用器的FPGA设计与实现

设计了一种模块化,内部采用总线形式,用于ＤＶＤ的ＭＰＥＧ２系统层实时解复用器,并对电路的总体结构、起始头检测电路、ＰＥＳ包头解码电路和ＰＬＬ电路作了详细的介绍和讨论,给出了整个实时解复用器的ＦＰＧＡ硬件实现结果。该系统具有基本流多路分配、系统时钟恢复的功能,同时又有结构简单、耗用资源少和易于集成等特点,适于 ＤＶＤ及相关领域的应用。     

平均频率合成技术

提出一种新的平均频率合成技术，给出了两种较实用的实现方法。平均频率合成技术的特点是瞬时频率不稳定，而平均频率的误差很小。平均频率合成器具有电路简单及换频方便、快捷的优点。文中给出的分频法平均频率合成器已成功地用于作者所设计的Ｂ超仪中。     

60MHz直接数字频率合成器

主研人员　张玉兴　何　放　彭清泉　底海英　汤炎灿直接数字频率合成器是近年来发展起来的新的频率合成技术。由于采用全数字化，具有频率分辨率高、跳频速度快，且相位连续、相位噪声低等突出优点，是新一代雷达、通信等电子产品的核心技术。该频率合成器采用了低相位噪声时钟产生技术，良好的电磁兼容设计技术，杂散抑制电路技术等，降低了系统的杂散及相位噪声。采用ＨＰ８５６３Ｅ测出相位噪声Ｌ（１ｋＨｚ）＜－１０４ｄＢｃ／Ｈｚ，ＤＤＳ输出杂散６０ＭＨｚ＜－５５ｄＢｃ。该项目是国内ＤＤＳ（直接数字频率合成器）用于雷达工程的…     

高速波形产生及频率调制技术研究

在利用可编程电路实现高速直接数字合成的基础上,提出了一种通过实时改变直接数字合成频率控制字,直接实现波形频率调制的方法。重点对高速相位累加器、FM、扫频、FSK等调制的实现方法进行了分析并基于FPJ进行,数据能够稳定建立,频率合成正确。     

超宽带高速步进频率信号源的设计

针对现有频率合成方法难以产生同时具备宽频带和高速频率跳变能力信号的问题,提出一种基于直接数字频率合成和直接频率合成技术的混合频率合成方案.介绍了其实现原理、设计方案以及测试结果,最终实现了带宽为1.5 GHz、跳频时间小于50 ns的高速步进频率信号源,该方案实现简单,性能优越.     

高速短波跳频系统中DDS频率合成器的研究

得出了用直接数字频率合成器（ＤＤＳ）技术处理跳频频率合成器的构想。从ＤＤＳ实现短波高速跳频频率合成器的机理入手，设计出了用ＤＤＳ实现的发射机调制解调器的框图，并对其所能达到的性能指标作了分析。     

W波段混合集成SPST开关

Ｗ波段混合集成ＳＰＳＴ开关主研人员：薛泉谢俊薛良金徐军徐静混合集成ＳＰＳＴ开关是毫米波集成前端技术的基础部件之一。本成果采用鳍线结构，妥善解决了过渡电路、有厚度导体鳍线特性以及Ｗ波段ＰＩＮ管电路参数特性的理论分柞和优化设计。其主要性指标为：频率范围：...     

一种改进的非线性锁相环分析及仿真方法

在线性锁相环ＣＡＤ仿真的基础上，提出了用通用电路分析程序（如ＩｓＳｐｉｃｅ、Ｐｓｐｉｃｅ等）对锁相环非线性特性进行分析与仿真的方法，并通过一个具体的正弦型鉴相器例子分析了不能用线性模型分析方法解决锁相环非线性捕捉过程，通过仿真提出了用ＣＡＤ模型判别该类环路的频率捕捉带方法。     

DDS的背景杂散信号分析

采用信号分析的方法，在对相位累加器进行等效的基础上系统地推导出了幅度量化误差（ＲＯＭ舍位）对直接数字频率合成器（ＤＤＳ）频谱分布的影响规律。所得到的理论推导结果与有关文献给出的计算机模拟结果符合较好，进一步完善了ＤＤＳ的理论体系。     

相位舍位对DDS谱分布的影响

采用严格的信号分析方法，运用离散傅里叶变换（ＤＦＴ）和傅里叶变换（ＦＴ）详细推导了理想状态和相位舍位条件下直接数字频率合成器（ＤＤＳ）的频谱分布规律。所得到的理论推算结果与目前公认的结果一致，这对实际的ＤＤＳ系统设计有着极大的参考价值     

DDS阵列频率源技术研究

杂散抑制差和输出频率低是DDS的两大缺点,并且随着输出带宽的增加杂散性能更加恶化。传统的解决方法是采用更好的算法和改进DDS芯片本身的结构。该文在分析了DDS杂散性能和输出带宽相互制约的DDS阵列方法基础上,尝试了一种新的解决办法棗DDS阵列方法。同时还分析了这种方法的性能,并通过实验验证了其可行性。     

改善DDS输出LFM信号谱质的方法

分析了直接数字合成的相位截断杂散、幅度量化误差杂散和DAC非线性杂散的分布规律。根据这些噪声分布特点,提出了一种利用设计合理的外围电路和选择合理的控制字的方法,提高了直接数字合成技术产生的线性调频信号的频谱纯度,并用直接数字合成芯片AD9854设计了线性调频信号合成器。实验结果表明,用该方法产生的线性调频信号在带宽达30MHz时,无杂散动态范围达到了62dB,改善了近10dB。     

Ka波段全相参雷达收发射频前端系统组件研制

提出了一种Ka波段全相参雷达收发前端电路的设计方法,该设计方法综合考虑了收发变频本振(频综)和收发射频前端电路的特点和设计要求,对上/下变频的频率分配进行优化规划,充分利用了直接数字频率合成(DDS)、锁相环(PLL)和FPGA等的优点,从而既降低本振的实现难度,又可在频谱纯度(相噪和杂散水平)与变频时间等关键技术指标上得到了较高的综合表现。基于此,研制实现了一款性能优良的Ka波段全相参雷达收发前端系统组件,该组件已成功地应用在某Ka波段全相参雷达系统中。实测结果表明:当S/C波段的PLL本振源最小步进15MHz、带宽480MHz时,发射端杂散电平小于-65dBc,接收端杂散小于-70dBc,相噪水平优于-94dBc/Hz@1kHz,系统最大变频(频差480MHz)时间小于15μs。     

基于DDS技术随钻测井仪发射电路研究

设计了一种随钻电磁波电阻率测井仪的发射电路。在电磁波测井仪中，频率源是关键的部件，其性能的好坏直接影响着系统的整体性能。锁相式频率合成器以较高的频率精度、分辨率及频谱纯度得到广泛应用，但是当需要窄频率步进时，环路带宽需要降低，致使锁定时间变长，不能满足要求。而DDS（直接数字频率合成）的出现恰好可以弥补这一缺陷，利用高精度、低功耗的DDS芯片AD9850组成频率为2MHz和400kHz数字电路作为随钻测井仪发射源，使对相位和幅度的控制和调试更方便快捷，并设计出具体的电路，通过实验验证了此方案的可行性。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

185GHz固态二倍频器研究

在毫米波及亚毫米波范围,通常采用半导体器件倍频方法获得固态源。该文首先建立了电路拓扑结构,采用CAD技术进行偶次倍频器的电路模型设计和仿真分析,主要工作包括利用非线性分析方法对二极管的阻抗—频率特性进行分析;最佳偏置点的仿真;输出阻抗匹配及输入阻抗匹配仿真;最后,通过ADS和HFSS等软件的联合仿真,设计出185GHz平衡式无源二倍频器。对该倍频器进行了加工测试,结果表明,在180GHz～190GHz,倍频损耗最小为16.8dB,最大为22dB。