以{2~n-1,2~n,2~n+1}为基的余数系统2~n高性能缩放

数值缩放(scaling)的高效VLSI实现是基于余数系统(RNS)的DSP系统的关键问题之一。该文提出了有符号余数系统数值缩放通用算法,并结合基为{2n-1,2n,2n+1}的余数系统特性提出了其优化的2n缩放算法和VLSI实现结构,明确给出了在进行有符号RNS整数缩放时负数情况下所引入的修正常量计算方法。分析表明该方法较级联n个1bit缩放模块实现余数系统2n缩放具有更好的速度、面积和功耗特性,从而易于实现基于RNS的DSP系统。