关于异步时序电路中时钟条件的讨论

本文通过对触发器特性方程的进一步研究将异步时序电路中触发器的时钟条件用布尔函数出来，直接反映在状态方程中，从而可以直接确定触发器的状态，这样，对异步时序电路的分析更直观，方便。     

数字彩色电視同步机时序邏輯設計

电视同步信号发生器(简称同步机)是稳定、准确传输图像的关键.本文讨论数字集成化彩色同步机的总体方案设计和用“时钟分频-逻辑归纳法”设计同步机各脉冲定时和形成部分的方法.根据设计电路制作了样机,具有定时准确性高,性能稳定的特点.     

一种非同步时序电路的测试生成方案

分析了非同步时序电路测试生成所面临的问题。根据测试状态下非同步时序电路的时序特点,结合同步时序电路测试生成算法,提出和论证了一种解决非同步时序电路测试生成问题的方案,通过为时序元件建立完全模型,将时序电路中的时钟信号引入,为非同步时序电路构建出用于测试的单时钟同步电路模型,从而直接用同步时序电路测试生成算法解决非同步电路的测试生成问题。     

Mealy型电路的经典设计方法

对时序逻辑电路的设计方法在理论上进行分析说明，并通过实例对设计步骤进行了阐明。     

时序电路实验仿真系统器件选择模块的设计

时序电路实验仿真系统包括器件选择、连接器件和实验测试三大模块。文章首先对时序电路实验仿真系统进行可行性的分析,然后介绍了用多媒体软件FLASH对器件选择模块的应用,并对该模块的设计做了详细、全面的剖析,对仿真的技术、操作、实现等方面进行了深入的探讨,最后提出了一些尚存在的问题及解决方向。     

MDS图--时序电路分析和设计的一种有效方法

通用教材<数字电子技术>中介绍的传统的时序电路设计方法──状态表及状态图法过于简单,很难满足较复杂电路的设计要求.介绍一种新的方法──MDS图法,该方法具有作图简单、直接与硬件对应的特点,并可由较容易理解的逻辑流程图通过一定的转换方法得到.该方法已在部分学生的课程设计中加以应用,并取得良好效果.     

电平异步时序电路的本质险象

时序逻辑电路中的竞争冒险是电路设计中必须考虑到的重要方面。在介绍了电平异步时序逻辑电路的模型 ,电平异步时序电路的竞争冒险的特有的本质险象后 ,提出了电平异步时序电路的本质险象的分析判断方法和解决方案。     

一种基于EPROM的时序电路设计方法及应用

介绍了用ＥＰＲＯＭ进行时序电路设计的原理、方法和应用实例，设计方法简单、容易实现，特别适用于复杂及多功能时序电路的设计。