| 基于FPGA/CPLD芯片的数字频率计设计 |
| |
| 引用本文： | 唐颖,阮文海.基于FPGA/CPLD芯片的数字频率计设计[J].浙江树人大学学报,2002,2(6):61-65. |
| |
| 作者姓名： | 唐颖 阮文海 |
| |
| 作者单位： | 1. 浙江树人大学,信息科技学院,浙江,杭州,310015
2. 浙江树人大学,轻工与环保学院,浙江,杭州,310015 |
| |
| 摘 要： | 详细论述了利用VHDL硬件描述语言设计,并在EDA（电子设计自动化）工具的帮助下,用大规模可编程逻辑器件（FPGA／CPLD）实现数字频率计原理及相关程序。特点是：无论底层还是顶层文件均用VHDL语言编写,避免了用电路图形式设计时所引起的毛刺现象;改变了以往数字电路小规模多器件组合的设计方法,整个频率计设计在一块FPGA／CPLD芯片上,与用其他方法做成的频率计相比,体积更小,性能更可靠。
|
| 关 键 词： | 数字频率计 电子设计 自动化 可编程逻辑器 设计 |
| 文章编号： | 1671-2714(2002)06-0061-05 |
| 修稿时间： | 2002年1月6日 |
Digital Cymometer Design Based on FPGA/CPLD |
| |
| TANG Ying,RUAN Wenhai.Digital Cymometer Design Based on FPGA/CPLD[J].Journal of Zhejiang Shuren University,2002,2(6):61-65. |
| |
| Authors: | TANG Ying RUAN Wenhai |
| |
| Abstract: | |
| |
| Keywords: | digital cymometert EDA FPGA/CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
