| JPEG2000算术解码器的VLSI实现 |
| |
| 引用本文： | 方晗,黄全平,周荣政,洪志良.JPEG2000算术解码器的VLSI实现[J].电子科技大学学报(社会科学版),2006(6). |
| |
| 作者姓名： | 方晗 黄全平 周荣政 洪志良 |
| |
| 作者单位： | 复旦大学专用集成电路国家重点实验室 上海杨浦区200433 |
| |
| 基金项目： | 国家863计划资助项目(2002AAIZ1450) |
| |
| 摘 要： | 介绍了JPEG2000编解码流程以及JPEG2000算术编码的原理。针对传统算术解码器过慢的情况,提出了一种动态的流水线算术解码器结构,给出了相应的硬件实现的框图,该结构通过FPGA验证。采用了TSMC0.25μm工艺,进行了ASIC的实现。
|
| 关 键 词： | JPEG2000 算术编码器 流水线 MQ编码 |
VLSI Implement of JPEG2000 Arithmetic Decoder |
| |
| FANG Han,HUANG Quan-ping,ZHOU Rong-zheng,HONG Zhi-liang.VLSI Implement of JPEG2000 Arithmetic Decoder[J].Journal of University of Electronic Science and Technology of China(Social Sciences Edition),2006(6). |
| |
| Authors: | FANG Han HUANG Quan-ping ZHOU Rong-zheng HONG Zhi-liang |
| |
| Abstract: | |
| |
| Keywords: | JPEG2000 arithmetic coding pipeline MQ coder |
| 本文献已被 CNKI 等数据库收录！ |
|
