| 基于FPGA／CPLD的小型数字系统应用分析 |
| |
| 引用本文： | 王倩.基于FPGA／CPLD的小型数字系统应用分析[J].江汉大学学报(社会科学版),2002,19(4):42-44. |
| |
| 作者姓名： | 王倩 |
| |
| 作者单位： | 江汉大学数学与计算机科学学院 湖北 |
| |
| 基金项目： | 武汉市科技计划项目(20015007090) |
| |
| 摘 要： | 介绍了FPGA/CPLD器件。以串行加法器的设计实例，系统地阐述了FPGA/CPLD实现数字电路的设计方法，并在MAX PLUSII环境下成功地进行了仿真和编程下载。
|
| 关 键 词： | 数字系统 FPGA／CPLD MAX＋PLUSⅡ 加法器 数字电路 系统设计 |
The Application Analysis of FPGA/CPLD for Implementing the Miniature Digital System |
| |
| WANG Qian.The Application Analysis of FPGA/CPLD for Implementing the Miniature Digital System[J].Journal of JIanghan University:Social Sciences,2002,19(4):42-44. |
| |
| Authors: | WANG Qian |
| |
| Abstract: | This paper introduces devices of FPGA/CPLD. By the analyzing design of serial adder, this paper also describes in detail the design method of implementing the digital circuit with FPGA/CPLD. The result of simulation and programmable down load devices using MAX+PLUSII Design Compiler is successfully obtained. |
| |
| Keywords: | digital system FPGA/CPLD MAX+PLUSII adder |
| 本文献已被 CNKI 维普 等数据库收录！ |
