|
|||||
|
|
| 一种高速全加器运算单元 | |
| 引用本文： | 吕虹,张海峰.一种高速全加器运算单元[J].华东理工大学学报(社会科学版),2004(6). |
| 作者姓名： | 吕虹 张海峰 |
| 作者单位： | [1]安徽工程科技学院电气系 [2]安徽工程科技学院电气系 芜湖241000 |
| 摘 要： | 对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。 |
| 关 键 词： | 全加器 和函数 优化函数式 单元电路 传输延迟时间 |
| 本文献已被 维普 等数据库收录！ | |