| Manchester编码器的FPGA设计与实现 |
| |
| 引用本文： | 陈新坤,周东,余敬东.Manchester编码器的FPGA设计与实现[J].电子科技大学学报(社会科学版),2003(3). |
| |
| 作者姓名： | 陈新坤 周东 余敬东 |
| |
| 作者单位： | 电子科技大学宽带光纤传输与通信系统技术国家重点实验室 成都610054
(陈新坤，周东)，电子科技大学宽带光纤传输与通信系统技术国家重点实验室 成都610054(余敬东) |
| |
| 摘 要： | 介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案,给出了一些重要模块的VHDL源代码。该设计方案已经用QuartusII综合通过,并适配到具体的FPGA器件APEX20KE系列,时序仿真结果与理论相吻合,时序分析表明数据传输率可达22.5 Mb/s。
|
| 关 键 词： | 曼彻斯特编码器 硬件描述语言 现场可编程门阵列 综合 仿真 |
Design and FPGA Implementation of Manchester Encoder |
| |
| Chen Xinkun,Zhou Dong,Yu Jingdong.Design and FPGA Implementation of Manchester Encoder[J].Journal of University of Electronic Science and Technology of China(Social Sciences Edition),2003(3). |
| |
| Authors: | Chen Xinkun Zhou Dong Yu Jingdong |
| |
| Abstract: | This paper presents a VHDL project of Manchester encoder with FPGA implementation and releases VHDL source code of some important modules. Using QuartusII2.1 of Altera company, the project has been synthesized and fitted to device APEX20KE series with speed. The result of timing simulation is accord with theory. And the timing analysis shows the data rate can be up to 22.5 Mbps. |
| |
| Keywords: | Manchester encoder VHDL FPGA synthesis simulation |
| 本文献已被 CNKI 等数据库收录！ |
